● 摘要
误码仪（Bit Error Rate Tester，简称BERT）是数字通信系统性能测试的重要仪器。本文设计的可编程误码仪主要由发端设备和收端设备两部分构成，发端设备主要完成序列产生和时钟产生，收端设备主要完成序列同步和序列比对。发端模块产生连续或者突发的比特流，作为通信系统的信源数据；收端模块接收通信系统输出的比特流，并将其与本地产生的、与发端形式相同的比特流进行比较，从而完成误码测试。从逻辑上看，误码仪的工作过程大致可以分成以下几个步骤：发端模块产生原始数据，并使其通过被测通信系统构成的信道；收端模块产生与发端相同码型、相同相位的数据流；将收到的数据流与收端产生的本地数据流逐比特地比较，并进行误码统计；根据误码统计结果，计算出相应的误码率，并输出误码指示。误码仪选用了单片机和FPGA作为核心器件，提高它的再升级和可移植能力。而且FPGA采用模块化的设计思想，其中的成熟模块可被其它基于FPGA的系统或模块调用。对于那些需要随时测试信道误码而又不希望另外购买误码仪的用户来说，将已设计好的测试模块移植到自己的系统中将是一个不错的选择。本文设计的可编程误码仪具有使用简单、测试内容丰富、误码测试结果显示直观、准确等特点。