当前位置：问答库＞考研试题

一、简答题

1． 比较单总线、多总线结构的性能特点。

【答案】（1）单总线结构是通过一组总线连接整个计算机系统的各大功能部件，即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息，只需分配总线使用权，不需要设备之间或设备干预信息的交换，即总线资源是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上，总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度，故多为小型机 和微型机采用。

图1 单总线结构

（2）双总线结构有两条总线，一条是内存总线，用于

另一条是

构中，通道是计算机系统 中的一个独立部件，使

理器，故双总线通常在大、中型计算机中采用。

内存和通道之间进行数据传送；总线，用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结的效率大为提高，并可以实现形式多样且更为复杂的数据传送。优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处

图2 双总线结构

（3）三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，

输入瑜出

于总线和直接存储器访问总线供总线，如图所示。内存总线用

和各类外设之间通讯用；总和内存之间传送地址、数据的控制信息

；线使内存和高速外设之间直接传送数据。通常在三总线系统中，任一时刻只使用一种总线，但若使用多入口存储器，内存总线可与总线同时工作，此时三总线系统比单总线系统运行得更快。

或内存间接传送，所以三总线但是三总线系统中，设备不能直接进行信息传送，而必须经过

系统总线的工作效率较低。

图3 三总线结构

2． 某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为

总线带宽是多少？ 【答案】每个总线周期并行传送8字节，则总线带宽为：

二、分析题

3． 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令，请写出如下两种情况下CPU 执行该程序所需的时间，画出时空图。

（1）指令顺序执行方式；

（2）指令流水执行方式。

【答案】（1）指令顺序执行方式如图1所示。

图1指令顺序执行方式

执行n 条指令的总时间为

：

线中同时有3 条指令在执行，故 其中2T 是填满流水线的时间。

（2）指令流水执行方式如图2所示。执行n 条指令的总时间为：2T 时间延迟后，CPU 流水

图2指令流水执行方式

4． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：

（1）画出其虚实地址经快表变换的逻辑示意图；

（2）求相连存储器组中每个寄存器的相连比较位数；

（3）求散列变换硬件的输入位数和输出位数；

（4）求每个相等比较器的位数；

（5）求快表的总位数。

【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。

图

（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。

（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID 2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以输出为5位。