时序逻辑电路由（）两部分组成。 A.集成定时器。 B.组合逻辑电路。 C.存储电路。 D.脉冲产生电路。
时序逻辑电路的设计过程中除了有建立最原始的状态转换图还有（）。 A.进行状态编码。 B.进行电路设计。 C.列出真值表。 D.画出逻辑图。
在用集成计数器进行电路设计时常用的方法有（）。 A.级连法。 B.置位法。 C.复位法。 D.扩展法。
描述触发器逻辑功能的方法有（）。 A.状态转换真值表。 B.特性方程。 C.状态转换图。 D.波形图。
既克服了空翻现象，又无一次变化问题的常用集成触发器有（）。 A.主从RS触发器。 B.同步D触发器。 C.边沿JK触发器。 D.维持－阻塞D触发器。
移位寄存器可以实现（）。
