● 摘要
H.264是ITU-T的视频编码专家组VCEG和ISO的运动图像专家组MPEG共同制定的视频编码标准。与现有的标准相比，H.264获得了更高的压缩性能，同时具有更好的网络适应性。但这些优势的取得是以计算复杂度增加为代价的，H.264的解码复杂度大约是MEPG-4的2-3倍，这就造成了单纯用软件解码难以达到很高的性能。本文在研究H.264标准的基础上，提出了适合H.264帧内预测解码的系统结构，该系统结构采用数据驱动和流水线相结合的混合数据通路以及集中控制和分散控制的混合同步和通信策略；分析了可重用技术的设计方法，对算法类似的模块进行了重用，大大减少了硬件开销；根据H.264解码的特点，改进了传统的行缓存机制，使片内存储资源的利用率提高了近80%；对CAVLC解码模块进行了优化，采用基于首1检测器的Coeff_token解码模块使存储码表所用的空间非常逼近实际所需的存储空间，提出了一种快速合并算法，该算法能够在RunBefore解码完成时即可完成非零系数和RunBefore的合并，提出了一种并行化寄存器组的结构，该结构能够将反zig-zag扫描操作合并到CAVLC解码模块中来，并能够在一个周期内获得一个块的全部数据；最终采用Verilog HDL硬件描述语言设计实现了适合H.264帧内预测算法的解码器IP核，该IP核能够实时解码CIF和QCIF两种格式的视频。理论和实验表明，本文所设计的解码器可实时解码CIF和QCIF两种格式的视频。