当前位置：问答库＞考研试题

一、简答题

1． 说明存储器总线周期与

2． 比较通道、总线周期的异同点。 总线周期用于对接口中的端口进行读写。 【答案】存储总线周期用于对内存读写，中断三种基本方式的异同点。

的工作效率； 【答案】（1）通道方式是通过执行通道指令来实现输入/输出的，可以实现对外设的统一管理和外设与内存的数 据传送，大大提高了

（2）的，数据传送

速度很快，且传送速率仅受内存访问时间的限制，但它需要更多的硬件，适用于内存和高速外设之间大批数据交 换的场合； 中断方式是通过在响应中断时，转入中断服务程序，执行输入/输出指令来完成输入/输出

的时间开销，但是硬的，一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了方式是由控制器在获得总线控制权后，直接在内存与外设之间实现数据传送

件结构稍微复杂。

3． 现代计算机系统如何进行多级划分? 这种分级观点对计算机设计会产生什么影响？

【答案】（1）现代计算机系统可分为五个层次

① 第一级是微程序设计级或逻辑电路级，是一个实在的硬件级，由硬件直接执行；②

② 第二级是一般机器级，称为机器语言级，也是硬件级，它由微程序解释机器指令系统； ③ 第三级是操作系统级，它由操作系统程序实现；

④第四级是汇编语言级，由汇编程序支持和执行，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；

⑤第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。

（2）对计算机设计产生的影响

①用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制；

②而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。

4． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？

【答案】不合理。

指令最好是半字长或单字长，设计16位比较合适。一个字符的

单元字长为32 是7位，如果设计主存

位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。

5． 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。

【答案】（1）内存是指计算机内部的半导体存储器；半导体存储器的存储容量有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。内存和外存共同用来保存二进制数据。

（2）把运算器和控制器合在一起称为中央处理器，简称CPU 。它用来控制计算机及进行算术逻辑运算。

（3）适配器是指连接主机与外设的一个中间电路，也称作接口，其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。

二、分析题

6． 某磁盘里，平均找道时间为20ms , 平均旋转等待时间为7ms , 数据传输率为

写回磁盘机，每个文件平均需要2ms 的额外处理时间。问：

（1）检查并更新所有文件需要占用多少时间？

（2）若磁盘机的旋转速度和数据传输率都提高一倍，检查并更新全部文件的时间是多少？

【答案】（1）每次磁盘读写的时间=找道时间+等待时间+数据传输时间，故总的文件更新时间为

（2）若磁盘机的旋转速度提高一倍，则平均旋转等待时间缩短为3.5ms ; 若磁盘机的数据传输率都提高一倍，则变为故总的文件更新时间为

7． 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令，请写出如下两种情况下CPU 执行该程序所需的时间，画出时空图。

（1）指令顺序执行方式；

（2）指令流水执行方式。

【答案】（1）指令顺序执行方式如图1所示。

磁盘机上存放着500个文件，每个文件的平均长度为1MB 。现需将所有文件逐一读出并检查更新，然后

图1指令顺序执行方式

执行n 条指令的总时间为

：

线中同时有3 条指令在执行，故 其中2T 是填满流水线的时间。

（2）指令流水执行方式如图2所示。执行n 条指令的总时间为：2T 时间延迟后，CPU 流水

图2指令流水执行方式

8． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：

（1）画出其虚实地址经快表变换的逻辑示意图；

（2）求相连存储器组中每个寄存器的相连比较位数；

（3）求散列变换硬件的输入位数和输出位数；

（4）求每个相等比较器的位数；

（5）求快表的总位数。

【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。