当前位置：问答库＞考研试题

一、简答题

1． 已知某同步时序电路如图1所示。

（1）分析该电路，说明其逻辑功能。

（2）改用时序PLA 实现之，画出逻辑图（PLA 中的触发器仍为后沿触发的JK 触发器）。

图1

【答案】（1）由图1知，4个触发器组成单向右移移位寄存器，X 是串行输入数据，CP 是

移位脉冲，CLR 是清0信号。由电路图求得输出F 为

：

可见，这是一个串行数据检测电路，当连续4个输入中有3个或4个1时输出F=l。

（2）该电路的PLA 实现如图2所示。

专注考研专业课13

年，提供海量考研优质文档！

图2 PLA 实现

2． 图1（a ）所示为由触发器和门电路组成的系统。触发器的开关参数如下：

图1（a ）

与门的传输延迟为：

（1）求系统的数据输入建立时间或门的传输延迟

异或门的传输延迟

（2）系统的时钟及数据输入1的波形如图1（b ）所示，请画出Q 的波形，并标明Q 对于时钟及数据输入1的延迟。（假定时钟的数据输入1能分别到达E 端和D 端。）

图1（b ） 时间波形

【答案】（1）由图1（a ）可见：

专注考研专业课13年，提供海量考研优质文档！

或门的传输延迟输延迟

异或门的传输延迟触发器的建立时间

与门的传

图2 电路中D 、E 、Q 点的波形

（2）由图1（b ）可知，时钟信号经与门到达E 端，与门的传输延迟时间形如图2（a ）所示。

数据输入1到达D 的延迟时间=或门的传输延

迟

所以D 波形如图2（b ）所示。

在E=1时触发器的输出Q 等于D 端波形，但延时

时，E 上跳变到高电平1，Q 等于D 端波形，但延时

跳变），所以Q 波形如图2（c ）所示。

3． 电路如图所示。已知. 均是TTL 与非门，其输出高电平

最大拉电流负载，饱和压降

极管正向电流（2）若为 的取值范围； 的取值范围。

必须输出高电平；输出低电平，晶体管T 导通。 ，求基极电阻（1）求三极管的集电极电阻，最大灌电流负载，发光二极管D 导通压降在E=0时保持原状态；当（因为D —直为高电平，只有E +异或门的传输延迟，

即故E 波，

输出低电；三极管导通坑发光二【答案】（1）要二极管D 发光，门