当前位置:问答库>考研试题

2017年北京物资学院物联网工程与技术911计算机学科专业基础综合之计算机组成原理考研强化模拟题

  摘要

一、分析题

1. —磁带机有9道磁道,带长700m , 带速2m/ s,每个数据块1KB , 块间间隔14mm 。若数据传输率为

试求:

(1)记录位密度。

(2)若带首尾各空2m ,求此带最大有效存储容量。 【答案】(1)由于数据传输率(2)传送一个数据块所需时间为

一个数据块占用长度为

每块间隙

数据块总数为

故磁带存储器有效存储容量为

2. CTU 结构如图所示,其中有一个累加寄存器AC 、一个状态条件寄存器和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。

(1)标明图中四个寄存器的名称。

(2)简述指令从主存取到控制器的数据通路。

(3)简述数据在运算器和主存之间进行存/取访问的数据通路。

【答案】(1))a 为数据缓冲寄存器DR , b为指令寄存器IR ,c 为主存地址寄存器AR , d为程序计数器PC 。

(2)主存M —缓冲寄存器DR —指令寄存器IR —操作控制器。 (3)存储器读:AR 先置数据地址,

其中D 为记录位密度,vS 线速度,故

存储器写:AR 先置数据地址,

3. 某计算机系统的内存储器由cache 和主存构成,cache 的存取周期为45ns , 主存的存取周期为200ns 。已知在一段给定的时间内,CPU 共访问内存4500次,其中340次访问主存。问:

(1)cache 的命中率是多少?

(2)CPU 访问内存的平均时间是多少纳秒? (3)cache-主存系统的效率是多少? 【答案】(1)cache 的命中率

(2)CPU 访存的平均时间

(3)cache-主存系统的效率

4. 如图1所示的系统是A 、B 、C 三个设备组成的单级中断结构,它要求CPU 在执行完当前指令时转向对中断请求进行服务。现假设:

图1

为查询链中每个设备的延迟时间;

分别为设备A 、B 、C 的服务程序所需的执行时间;

场所需时间主存的工作周期TM 。试问:

①分析CPU 处理设备A 、B 、C 的服务程序所需的执行时间。

注意:“中断允许”机构在确认一个新中断之前,先要让即将被中断的程序的一条指令执行完毕。

②就这个中断请求环境来说,系统在什么情况下达到中断饱和?也就是说,在确保请求服务的三个设备都不会丢失信息的条件下,允许出现中断的极限频率有多高?

③如果将系统改为多级中断系统,极限频率如何变化

【答案】①中断处理过程和各时间段如图2所示。假定三个设备同时发出中断请求,那么依次分别处理设备C 、B 、A 时间如下:

为保存现场和恢复现

2

②三个设备所花的总时间为:极限频率有影响(重新计算

)。

系统改为多级中断系统,对中断

T 是达到中断饱和的最小时间,即中断极限频率为