当前位置：问答库＞考研试题

一、简答题

1． 试用双4选1数据选择器74153和少量门设计一个有4个输入

例如，当输入 = 1010时，输出和2

个输出的逻辑电路。电路输入为余3BCD 码，输出为用2位二进制数表示的输入码中“1”的个数，。当非余3码（伪码）输入时，要求输出

分别和数据选择器地址码的高、低位相连接，74153要求写出设计过程，画出电路图 （规定

的逻辑符号和功能表分别如图（a ）和表（a ）所示）。

图（a ）

表（a ）

【答案】（1）根据题意，列出真值表如表（b ）所示。

表（b ）

（2）根据真值表，写出输出变量的表达式。

因为74153是双4选1数据选择器，所以在写表达式时，

写成两变量最小项的形式。题因定分别和数据选择器地址码的高、低位相连接，因此将变量

（3）4选1数据选择器的输出表达式

分离出来。表达式为

将

表达式与4选1数据选择器的输出表达式进行比较。输入变量

输出变量将接至数据选择器的输入端输入端分别为

分别接至数据选择器的两个输出端；两个数据选择器的数据

画出连接电路如图（b ）所示。

图（b ）

2． 如图所示逻辑电路。开始工作时按一下复位开关进入初始状态，分析该电路：（1）描述电路逻辑功能；（2）简要描述电路中CT74161，JK 触发器及门电路的作用；（3）当连续输入33个CLK 脉冲后，74LS161的状态编码及触发器的状态编码

图

【答案】（1）由图可以看出，开始工作时按下复位键，JK 触发器和CT74161的初始状态都为0。输入的时钟信号加在CT74161的时钟端上，CT74161开始计数，而JK 触发器的时钟信号没有出现有效信号，因此JK 触发器一开始不工作，直到CT74161计数计到1110时，与非门输出低电平，JK 触发器的时钟端出现下降沿，JK 触发器的状态发生变化，

数器仍然在计数，直到1111，

时这时，由于在1110时，因此在下个时钟到来时

，变为001，这时计的状态已经变为了001，此

完成同步置数功能，依次类推。故列得状态转换真值表如表所示，由表可知该电路的进制为：16+（16-4）+（16-2）+（16-6）+

（16-1）+（16-5）+（16-3）+（16-7）=100，所以该电路是一个100进制计数器。