2017年西北师范大学物理与电子工程学院820电子技术之电子技术基础-数字部分考研题库
● 摘要
一、选择题
1． 脉冲整形电路有（ ）。
A. 多谐振荡器 B. 单稳态触发器 C. 施密特触发器 D.555定时器 【答案】BC
【解析】由于触发器有阈值电压，超过阈值电压，电压输出为高电压，否则为低电压；施密特触发器利用状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为矩形脉冲信号；多谐振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动地产生矩形脉冲；555定时器需要外接电阻电容等器件方能接成整形电路。
2． —个八位转换器的最小输出电压增量为0.02V ，当输入代码为01001101时，输出电压为（ ）。
A.1.54V B.1.04V C.2.00V D.1.80V 【答案】A
【解析】
3． 若将D 触发器的D
端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0 B.Q （t ）=1 C.D （t ） D. 无法确定 【答案】B
【解析】D 触发器特性方程为
经偶数次脉冲变化后为原来的状态；经过奇数次
脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
4． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B
【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
5． 下列几种说法中与BCD 码的性质不符的是（ ）。
A. —组四位二进制数组成的码只能表示一位十进制数； B.BCD 码是一种人为选定的0~9十个数字的代码；
C.BCD 码是一组四位二进制数，能表示十六以内的任何一个十进制数； D.BCD 码有多种。 【答案】C
【解析】BCD 码只能表示一个十位数，其他数的组合表示的数实际上是无效的，不可能被一个四位的BCD 码表示出来。
6． 某计数器的状态转换图如图所示，其该计数器的模为（ ）。
A. 三 B. 四 C. 五 D. 八
一定
图
【答案】C
【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
7． 与
【答案】B 【解析】
函数式功能相等的函数表达式是（ ）。
、, 利用换元法，令D=BC, 则
8． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器 【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
9． —个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
A.1110 B.1111 C.1101 D.1100 【答案】C
【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历四个脉冲，即100个周期时，计数为1001+0100（4）=1101。
10．引起组合逻辑电路中竞争与冒险的原因是（ ）。
A. 逻辑关系错 B. 干扰信号 C. 电路延时 D. 电源不稳定 【答案】C
【解析】将门电路两输入信号同时向相反逻辑电平跳变（一个1
0, 另一个
1）的现象称
为竞争，由于电路延时在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。
二、填空题