2017年西安交通大学公共政策与管理学院814计算机基础综合之计算机组成原理考研强化模拟题
● 摘要
一、名词解释
1． SMP 【答案】
机系统：
①有两个以上功能相似的处理机。 ②这些处理机共享同一主存和
③所有处理机共享对
通道。
④所有处理机能完成同样的功能。 ⑤系统被一个集中式操作系统文件级和数 据元素级的交互。
2． 时间并行
【答案】时间并行即时间重叠。让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以 加快硬件周转而赢得处理速度。其实质就是把一件工作按功能分割为若干个相互联系的部分，每一部分指定专门 的部件完成，各部分执行过程在时间上重叠起来，使所有部件依次分工合作完成完整的工作。典型应用就是流水 线技术。
控制。提供各处理机及其程序之间的作业级、任务级、设施，以总线或其他内部连接机制互连在一起；这样，存储器存取时间 对每个处理机都是大致相同的。 设备的访问，或通过同一通道，或通过提供到同一设备路径的不同既指计算机硬件体系结构，也指反映此体系结构的操作系统行为。定义为具有如下特征的独立计算
二、简答题
3． 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？
【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。
4． 比较总线和标准的性能特点。
【答案】（1
）总线是当前使用的总线，是一个高带宽且与处理器无关的标准总线，又是重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力，适合于低成本的小系统，因此在微型机系统中得到 了广泛的应用。
（2）正在发展的标准，追求高端服务器市场的最新规范，是一种基于开关的体
总线，数系结构，可连接多达64000个服务器、存储系统、网络设备，能替代当前服务器中的
据传输率达30GB/S，因此适合于高成本的较大规模计算机系统。
5． 某机器中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时是否要将通用寄存器内容保存到主存中去? 需保存几个寄存器？
【答案】（1）要将通用寄存器内容保存到主存中去。
（2）中断服务程序中要使用的通用寄存器原内容保存到存储器中，中断服务程序要动用哪个寄存器，就保存哪个，所以需要保存2个。
6． 说明存储器总线周期与总线周期的异同点。
【答案】存储总线周期用于对内存读写，
7． 什么是指令? 什么是程序？
【答案】（1）每一个基本操作称为一条指令。
（1）解决某一问题的一串指令序列，称为程序。
总线周期用于对接口中的端口进行读写。
三、计算题
8． 已知
位
第2步对阶：将指数较小的y 的有效数位右移1位，与z 的小数点对齐
第3步求和：两个加数的有效数位相加
第4步规格化，并检查是否溢出
由于
，因此求和结果既无上溢也无下溢。 （移码表示）用二进制形式求（x+y）浮。 【答案】第1步先将两个十进制数用规格化的二进制数形式表示出来，假设保留4位有效数
四、综合应用题
9． 某计算机的主存地址空间大小为256MB ，按字节编址，指令Cache 和数据Cache 分离，均有8个Cache 行，每个Cache 行大小为64B ，数据Cache 采用直接映射方式。现有两个功能相同的程序A 和B ，其伪代码如下所本：程序A :程序B :
假定int 类型数据用32位补码表示，程序编译时i ，j ，sum 均分配在寄存器中，数组a 按行优先方式存放，首地址320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。
（1）若不考虑用于Cache —致性维护和替换算法的控制位，贝U 数据Cache 的总容量为多少？ （2）数组数据a[0][31]和a[l][l]各自所在的主存块对应的Cache 行号分别是多少（Cache 行号从0开始）？
（3）程序A 和B 的数据访问命中率各是多少? 哪个程序的执行时间更短？
【答案】
（1）每个Cache 行对应一个标记项，标记项包括有效位、脏位、替换控制位以及标记位。由主存空间大小为256M 可知地址总长度为28位，其中块内地址为_
效位，数据Cache 共有8行，故Cache 的总容量为8*（64+20/8）B=532B
（2）数组a 在主存的存放位置及其与Cache 之间的映射关系如下图所示：
位，Cache
块号为位，不考虑一致性维护和替换算法的控制位，则Tag 的位数为28-6-3=19位，还需一位有
图
数组按行优先方式存放，首地址为320，数组元素占4个字节。a[0][31]所在的主存块对应的Cache 行号为（320+31*4）/64=6；a[l][l]所在的主存块对应的Cache 行号为（320+256*4+1*4）/64%8=5。
（3）数组a 的大小为
逐行访问数组a ，共需访问的次数为
程序A 的数据访问命中率为个主存块，按行优先存放，程序A 次，每个字块的第一个数未面中，因此未面中次数为次，Cache 总容量为64B*8=512B，数组a —行
相关内容
相关标签