2018年北京物资学院计算机软件与理论911计算机学科专业基础综合之计算机组成原理考研基础五套测试题
● 摘要
一、分析题
1． 设变量h 放在寄存器
代码。C 赋值语句是；
【答案】虽然C 语句只有一个相加的操作，但是两个操作数均在存储器中，因此需要更多的ARM 指令。首先用取字（LDR ）指令访问存储器单元
存器最后用存字（STR ）指令将寄存器，位移量为然后用ADD 指令将放在寄中的结果写到存储器单元此时寄存器作为基地址数组A 的基值放在寄存器r3, 请将下面c 语句翻译成ARM 汇编语言因ARM 也是字节寻址。3条ARM 汇编语言指令形式如下：
2． 如图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：
（1）当CPU 按虚拟地址1去访问主存时，主存的实地址是多少？
（2）当CPU 按虚拟地址2去访问主存时，主存的实地址是多少？
（3）当CPU 按虚拟地址3去访问主存时，主存的实地址是多少？
图
【答案】（1）用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000, 故将80000与虚拟地址中的页内地址0324相加，求得主存实地址为80324。
（2）同理，主存实地址
（3）虚拟地址3的页号为48, 查页表时，发现此页面在页表中不存在，此时操作系统暂停用
户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。
3． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：
（1）画出其虚实地址经快表变换的逻辑示意图；
（2）求相连存储器组中每个寄存器的相连比较位数；
（3）求散列变换硬件的输入位数和输出位数；
（4）求每个相等比较器的位数；
（5）求快表的总位数。
【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。
图
（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。
（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID 2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以输出为5位。
（4）相等比较器比较的内容是当前地址与快表表项中虚页号与任务ID 的和，所以每个相等比较器位数为14位。
（5）因为快表表项有两个相同项，
所以快表中每行为位，共22行，所以总位数为位。
4． 图（a ）是某计算机总线定时时序图，请判断它是哪种定时方式的时序图，并分析其控制过程，同时用细线标出信号的相互作用关系。
图
【答案】题目给定的总线定时时序图中，没有同步时钟信号，而且有总线请求，总线授权和设备回答信号，所以，必定是异步双向全互锁总线控制方式。其控制过程如下：
①当某个设备请求使用总线时，在该设备所属的请求线上发出信号
②CPU 根据优先原则授权后以BG 。回答。
③设备收到
BG 信号。
④CPU 接到SACK 信号后，下降
主设备。
有效信号，
下降自己的信息（使无效），并上升SACK 信号证实已收到作为回答。 ⑤在BBSY 为“0”的情况下，该设备上升BBSY 表示设备获得了总线控制权，成为控制总线的
相关内容
相关标签