● 摘要
信道编码是通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。作为一种典型的纠错码，RS码具有同时纠正随机错误和突发错误的能力，特别是在纠正突发错误方面，因此在各种通信系统中，RS码被广泛使用。在本论文涉及到的通信试验与介质干扰测试系统中，就是使用RS码作为纠错码。由于系统出现突发错误的可能性比较大，考虑通过降低码率来换取系统的可靠性以提高通信质量，所以选择RS(15,11)作为实现码型。论文的中心是基带信号处理，主要工作分为两个方面： 一、RS 编解码算法及在FPGA上实现的研究。通过仔细研究RS码的原理和编解码算法，采用Verilog硬件描述语言编写程序，在ISE9.1平台上仿真并验证通过，在Altera公司的FPGA上成功实现RS(15,11)硬件编解码器； 二、与编解码配套的基带组帧解帧模块的FPGA实现。单独的RS编解码器无法直接在系统中使用，因此设计基带组帧解帧模块，对编码前后和译码前后的基带数据进行帧处理，为两端的数据缓存和调制解调提供匹配的数据接口。
相关内容
相关标签