2017年曲阜师范大学计算机组成原理(同等学力加试)考研复试核心题库
● 摘要
一、名词解释
1． 同时多线程
【答案】同时多线程技术是一种简单、低成本的并行技术。与单线程处理机相比，同时多线程处理机只花费很小的代 价，而性能得到很大改善。在原有的单线程处理机内部为多个线程提供各自的程序计数器、相关寄存器以及其他 运行状态信息，一个“物理”处理机被模拟成多个“逻辑”处理机，以便多个线程同步执行并共享处理机的执行 资源。应用程序无需做任何修改就可以使用多个逻辑处理机。
二、简答题
2． 为什么软件能够转化为硬件，硬件能够转化为软件? 实现这种转化的媒介是什么？
【答案】软件能够转化为硬件，硬件能够转化为软件原因如下：
（1）容量大、价格低、体积小、可改写的只读存储器提供了软件固化的良好物质基础。现在已经可以把许多复杂的、常用的程序制作成固件。就它的功能来说，固件是软件，但从形态来说，固件又是硬件。
（2）目前在一片硅单晶芯片上制作复杂的逻辑电路已经是实际可行的，这又为扩大指令的功能提供了相应的物质基础。因此，本来通过软件手段来实现的某种功能，现在可以通过硬件来直接解释执行。传统的软件部分，今后完全有可能“固化”甚至“硬化”。
（3）任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。
实现这种转化的媒介是软件与硬件的逻辑等价性。
3． 总线的一次信息传送过程大致分哪几个阶段? 若采用同步定时协议，请画出读数据的同步时序图。
【答案】总线的一次信息传送过程，大致分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、 状态返回（或错误报告）。读数据同步时序图如图所示：
图 读数据同步时序图
三、计算题
4． 某处理机主频为40MHz ，数据总线64位，总线仲裁和地址传送需要2个时钟周期，cache 行大小为32字节，主存访问时间为100ns 。
（1） cache 读操作缺失的延迟时间是多少？
（2）总线带宽是多少？
（3）如果用该处理机组成多处理机系统，并将一个cache 行的数据传输至另一个处理机，已知通信建立时间为2两，处理机间数据传输带宽为
多少？
【答案】（1）时钟周期=
需次总线传输。
cache 读操作缺失延迟=总线仲裁时间+主存读操作时间+总线传输时间
（2）总线带宽
远程操作的总延迟时间=通信建立时间+处理机间数据传输时间
（3）有效数据传输带宽
一次总线传输的字节数=64/8=8，一个cache 行
那么远程操作的有效数据传输带宽是
一、名词解释
1． 异构多核
【答案】异构多核处理机内的各个计算内核结构不同，地位不对等。一般多采用“主处理核+协处理核”的主从架构。 异构多核处理机的优势在于可以同时发挥不同类型处理机各自的长处来满足不同种类的应用的性能和功耗需求。
研宄表明，异构组织方式比同构的多核处理机执行任务更有效率，实现了资源的最佳化配置，而且降低了系 统的整体功耗。
二、简答题
2． 总线中三种桥的名称是什么? 它们的功能是什么？
【答案】（1）总线体系结构中的三种桥，即桥、总线桥、 桥。（2）桥连接两条总线，使彼此间相互通信。桥又是一个总线转换部件，可以把一条总线的地址空间映射到 另一条总线的地址空间上，从而使系统中的任意一个总线主设备都能看到通向的一份地址表。
3． 说明总线结构对计算机系统性能的影响。
【答案】总线结构对计算机系统的性能影响有以下四点：
（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的
由总线规范给出了传输线或信号的规定，并对存储器、设备和
的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。
（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。
（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。
接口，如何挂在总线上都作了具体插件、存储器插件以及
三、计算题
4． 已知用二进制形式求（x+y）浮。
【答案】第1步先将两个十进制数用规格化的二进制数形式表示出来，假设保留4位有效数