● 摘要
本论文研究的是256点Winograd FFT算法的FPGA设计与实现。数字信号处理中FFT算法是FPGA技术十分重要的一个部分。它既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，被广泛应用于各个领域。实现一个计算速度快、占用资源低的FFT IP核有着十分重要的意义，可在各个行业，多个领域得到使用。而运算中乘法的运算会大量的占用资源，如何将乘法次数做到最少成为亟待解决的问题。目前乘法运算次数最少的FFT算法是Winograd FFT算法。论文中研究了256点Winograd FFT算法的硬件实现过程，包括算法的推导和分析，算法的流程设计，功能仿真，输入输出单元的设计，中间整序单元的设计，利用基-4算法的整体设计，分级处理单元的设计，Modelsim的验证仿真及最终在Altera DE2开发板上的实现算法运算。设计上采用流水结构，输入输出采用乒乓结构，单元设计上采用块浮点运算单元，通过这样的设计来保证运算的效率。本文的研究内容主要分为三个方面：1. Winograd FFT算法的研究2. DFT硬件架构的研究3. 系统的优化和性能的优化的研究