2017年哈尔滨师范大学计算机组成原理复试实战预测五套卷
● 摘要
一、名词解释
1． 多处理机
【答案】多处理机指由两台以上处理机组成的计算机系统。每个处理机都有各自的控制和运算部件，可独立地执行程 序，而共享公共的主存储器和外围设备。处理机之间是通过网络实现通讯的。整个计算机系统都在统一的操作系 统控制下工作，按照多指令流、多数据流的模式实现对作业、任务、程序段的并行处理。
二、简答题
2． 现代计算机系统如何进行多级划分? 这种分级观点对计算机设计会产生什么影响？
【答案】（1）现代计算机系统可分为五个层次
① 第一级是微程序设计级或逻辑电路级，是一个实在的硬件级，由硬件直接执行；② ② 第二级是一般机器级，称为机器语言级，也是硬件级，它由微程序解释机器指令系统； ③ 第三级是操作系统级，它由操作系统程序实现；
④第四级是汇编语言级，由汇编程序支持和执行，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；
⑤第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。
（2）对计算机设计产生的影响
①用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制；
②而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。
3． 比较数字计算机和模拟计算机的特点。
【答案】（1）模拟计算机的特点是数值由连续量来表示，运算过程也是连续的，用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式；
（2）数字计算机是在算盘的基础上发展起来的，采用数字表示数量的大小，其主要特点是按位运算，并且不连续地跳动计算，用数字0和1表示数据，采用数字计数的计算方式，程序控制的控制方式；
（3）与模拟计算机相比，数字计算机的精度高，数据存储量大，逻辑判断能力强。
三、计算题
4． 某处理机主频为40MHz ，数据总线64位，总线仲裁和地址传送需要2个时钟周期，cache 行大小为32字节，主存访问时间为100ns 。
（1） cache 读操作缺失的延迟时间是多少？
（2）总线带宽是多少？
（3）如果用该处理机组成多处理机系统，并将一个cache 行的数据传输至另一个处理机，已知通信建立时间为2两，处理机间数据传输带宽为
多少？
【答案】（1）时钟周期=
需次总线传输。
cache 读操作缺失延迟=总线仲裁时间+主存读操作时间+总线传输时间
（2）总线带宽
远程操作的总延迟时间=通信建立时间+处理机间数据传输时间
（3）有效数据传输带宽
一次总线传输的字节数=64/8=8，一个cache 行
那么远程操作的有效数据传输带宽是
一、名词解释
1． 空间并行
【答案】空间并行即资源重复。在并行性概念中引入空间因素，以数量取胜，通过重复设置硬件资源，大幅度提高计 算机系统的性能。随着硬件价格的降低，资源重复在单处理机中通过部件冗余、多存储体等方式被广泛应用，而多处理机本身就是实施“资源重复”原理的结果。
二、简答题
2． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？
【答案】不合理。
指令最好是半字长或单字长，设计16位比较合适。一个字符的
单元字长为32
位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。
3． 说明存储器总线周期与总线周期的异同点。
【答案】存储总线周期用于对内存读写，
总线周期用于对接口中的端口进行读写。 是7位，如果设计主存
三、计算题
4． 已知用二进制形式求（x ×y ）浮，保留4位有效数位。
第2步将被乘数与乘数的指数部分相加
用移码表不则为第3步将x 与y 的有效数位相乘：
【答案】第1步用二进制形式表示x 和y :
乘积为
溢也无下溢。 我们只需4位有效数位，故结果修正为已经规格化了。由于移码表示时，第4步规格化，并检因此既无上查是否溢出上步乘积结果为
第5步舍入操作：舍入到4位有效数字
这一步无需做任何操作，结果仍为