当前位置：问答库＞考研试题

一、分析题

1． 比较同步定时与异步定时的优缺点。

【答案】同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。

异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但缺点是：总线复杂，成本较高。

2． 如果组成寄存器的D 触发器要求节拍电位M 和节拍脉冲采用高电平符合，试说明在图的节拍电位M 和节拍脉冲的时间配合方案中，哪个方案最好？哪个方案欠佳？哪个方案不能使用？为什么？

图

【答案】最好的方案是（d ），欠佳的方案是（c ），不能使用的方案是（a ）和（b ）。这是因为寄存器工作采用电位一脉冲相配合的体制，要使数据可靠地打入到寄存器，电位信号必须先稳定地建立，然后时钟打入信号到来时将数据打入寄存器。据此原因，方案（a ）和（b ）是不能使用的。方案（c ）和（d ）中之所以（c ）欠好，是因 为一个节拍电位的前半部时间多用来进行运算器的运算，考虑到加法器的进位延迟以及传输通路中的门的延迟，所以电位信号M 的建立需要一定的时间，过早地发出打入信号（即节拍脉冲），有可能使寄存器没有装入真正需要的数据。

3． CTU 结构如图所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

（1）标明图中四个寄存器的名称。

（2）简述指令从主存取到控制器的数据通路。

（3）简述数据在运算器和主存之间进行存/取访问的数据通路。

【答案】（1））a 为数据缓冲寄存器DR , b为指令寄存器IR ，c 为主存地址寄存器AR , d为程序计数器PC 。

（2）主存M —缓冲寄存器DR —指令寄存器IR —操作控制器。

（3）存储器读：AR 先置数据地址，

图

存储器写：AR 先置数据地址，

4． 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令，请写出如下两种情况下CPU 执行该程序所需的时间，画出时空图。

（1）指令顺序执行方式；

（2）指令流水执行方式。

【答案】（1）指令顺序执行方式如图1所示。

图1指令顺序执行方式

执行n 条指令的总时间为

：

线中同时有3 条指令在执行，故 其中2T 是填满流水线的时间。

（2）指令流水执行方式如图2所示。执行n 条指令的总时间为：2T 时间延迟后，CPU 流水

图2指令流水执行方式

5． 如图是一个二维中断系统，请问：

①在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？

③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？

④若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？

图

【答案】①在中断情况下，CPU 的优先级最低。各设备优先次序是：A-B-C-D~E-F-G-H-I。 ②执行设备B 的中断服务程序时IM2、IM1、IM0=111; 执行设备D 的中断服务程序时 IM2、IM1、IM0=011。

③每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI （中断允许>标志清“0”，它禁止设备发出中断请求。

④要使C 的中断请求及时得到响应，可将C 从第二级提出，单独放在第三级上，使第二级的优先级最高，即令IM3=0即可。

6． 全加器可由异或门及进位逻辑电路组成，根据

这种说法对不对? 为什么？

表 全加器真值表 可以设计利用原变量或反变量进行运算的加法器。进而可以推测，对已设计好的加法器，用原变量运算和反变量运算都是一样的。