2017年西安交通大学研究生院(苏州)814计算机基础综合[专业硕士]之计算机组成原理考研导师圈点必考题汇编
● 摘要
一、名词解释
1． SIMD
【答案】
但单指令多数据）是提高数据并行处理能力的重功能和的位宽。
要手段。随着超大规 模集成电路的发展，主流微处理器厂商不断地增加等问题。
2． 多处理机
【答案】多处理机指由两台以上处理机组成的计算机系统。每个处理机都有各自的控制和运算部件，可独立地执行程 序，而共享公共的主存储器和外围设备。处理机之间是通过网络实现通讯的。整个计算机系统都在统一的操作系 统控制下工作，按照多指令流、多数据流的模式实现对作业、任务、程序段的并行处理。
仍然存在诸多性能瓶颈，如地址不对齐、数据重组和控制相关的向量化（Control flow ）
二、简答题
3． 比较单总线、多总线结构的性能特点。
【答案】（1）单总线结构是通过一组总线连接整个计算机系统的各大功能部件，即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息，只需分配总线使用权，不需要设备之间或设备干预信息的交换，即总线资源是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上，总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度，故多为小型机 和微型机采用。
图1 单总线结构
（2）双总线结构有两条总线，一条是内存总线，用于
另一条是
构中，通道是计算机系统 中的一个独立部件，使
理器，故双总线通常在大、中型计算机中采用。 内存和通道之间进行数据传送；总线，用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结的效率大为提高，并可以实现形式多样且更为复杂的数据传送。优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处
图2 双总线结构
（3）三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，
输入瑜出
于总线和直接存储器访问总线供总线，如图所示。内存总线用
和各类外设之间通讯用
；总和内存之间传送地址、数据的控制信息
；线使内存和高速外设之间直接传送数据。通常在三总线系统中，任一时刻只使用一种总线，但若使用多入口存储器，内存总线可与
系统总线的工作效率较低。
总线同时工作，此时三总线系统比单总线系统运行得更快。或内存间接传送，所以三总线但是三总线系统中，设备不能直接进行信息传送，而必须经过
图3 三总线结构
4． 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
【答案】（1）取指周期中从内存读出的信息流是指令流，它流向控制器；
（1）执行器周期中从内存读出的信息流是数据流，它流向运算器。
5． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？
【答案】不合理。
指令最好是半字长或单字长，设计16位比较合适。一个字符的
单元字长为32
位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。
6． 在一个进程的执行过程中，是否其所有页面都必须处在主存中？
【答案】在有虚拟存储管理系统中，程序不是一次整体装入内存才运行，所以不是所有页面都必须处在主存中， 而是根据程序的局部性，有的页面在主存，有的页面在辅存。
是7位，如果设计主存
7． 比较总线和标准的性能特点。
总线是当前使用的总线，是一个高带宽且与处理器无关的标准总线，又是【答案】（1
）
重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力，适合于低成本的小系统，因此在微型机系统中得到 了广泛的应用。
（2）正在发展的标准，追求高端服务器市场的最新规范，是一种基于开关的体
总线，数系结构，可连接多达64000个服务器、存储系统、网络设备，能替代当前服务器中的
据传输率达30GB/S，因此适合于高成本的较大规模计算机系统。
三、计算题
8． 如果一条指令的执行过程分为取指令、指令分析、指令执行三个子过程，且取指令、分析指令、执行指令三个过程段的时间都是
n=2000条指令所用的总时间。
【答案】①顺序执行方式：
②流水执行方式：
分别求指令顺序执行、指令流水执行两种方式执行
四、综合应用题
9． 用
位的芯片构成位存储器，要求：
在内至少要访问一次。试问采用哪种刷新方式比较
位芯片，
（1）画出该存储器的组成逻辑框图。 （2）设存储器读/
写周期为
合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 【答案】（1）根据题意，存储空间为64K ，故地址总线需16根。现使用共需
芯片。
芯片的地址线为14根，需要字位同时扩展来组成整个存CPU 用高2位地址经2-4译码器译码后产生片选信号来选择储器，其组成逻辑图如图所示，
（2）根据已知条件，
刷新有在内至少访存一次，而整个存储器的平均读/写周期为只能访存一次，也不行；所以 集中的死时间，肯定不行；分散刷新每