● 摘要
扩频通信中的FH/DS混合扩频系统，具有强抗干扰能力、抗远近效应、保密性好等优点，克服了单一扩频方式的不足，在现代通信中有着广泛的应用。课题要求在高跳频速率、多普勒频移范围 [-10KHz，10KHz]的FH/DS混合扩频系统中，较好地实现码长为32~512位的伪码信号的快速捕获。本文在讨论了扩频通信相关知识的基础上，提出了FH/DS混合扩频系统接收机的设计方案。重点设计了基于FPGA技术的数字化扩频接收机的核心功能模块——一种新的数字二维匹配相关器。为实现伪码信号的快速捕获和解扩解调，通过分析时延、多普勒频移影响下伪码信号相关接收的特点，提出了在时域——频域上以二维匹配进行伪码的相关捕获，就是以1KHz为步进量，将多普勒频移范围划分为21个频率点，在每个频率点上同时对伪码进行1/2码片的相关捕获。根据此设计思想，二维匹配相关器内部设置了21路并行匹配滤波器，可以在最少两个伪码周期之内完成对伪码、载波频率的单次快速捕获。此外，还设计了与数字二维匹配相关器配套的数字下变频、伪码跟踪等功能模块。详细分析了上述各模块的结构和功能实现。最后，对所设计的FH/DS混合扩频接收机进行了硬件实现。选用ALTERA公司StratixII GX系列FPGA芯片，使用VHDL语言在FPGA上编程实现了二维匹配相关器、数字下变频、伪码跟踪等处理过程，并将所有处理过程进行ModelSim仿真。仿真结果表明，所设计的数字二维匹配相关器可在高跳频速率、高动态环境下实现伪码的快速捕获，满足系统要求。