● 摘要
融合乘加器将乘法和加法看成一个不可分割的操作，不对中间结果进行舍入，提高了计算精度和吞吐率。现在融合乘加器已经成为国内外研究热点，研究具有自主知识产权的融合乘加部件对推动我国高性能处理器的研究具有重要意义。本文深入研究了SIMD(Single Instruction, Multiple Data)融合乘加部件的体系结构及其设计方法，并设计实现了128位定点、浮点乘加部件，该部件高性能实现了MIPS体系结构的定点、浮点乘加指令。本文对SIMD融合乘加器在设计和验证方面进行较为深入的研究：1、 在乘加器的设计方面，本文主要针对部分积生成的编码和部分积压缩两个部分做相关的分析研究。同时还充分考虑逻辑共用，以此达到资源的最小消耗。2、 在乘加器的验证方面，本文主要分析几种业界常用的验证手段，并分析了一种独热码的形式对模块进行快速充分的验证。本文采用了一种改进的MAF结构。在该结构中，前导零预测LZA(Leading Zero Anticipator)操作被放到了加法操作之前执行，而加法和舍入操作被放到最后完成，与典型的MAF结构相比，该结构能减少了通路的延时。本文对乘法器的子模块和乘法器整体进行了优化。最终实现使得SIMD融合乘加器在性能优于传统结构乘加器，达到了优化设计，提高乘加器性能的目的。