题目：基于多核DSP的雷达信号处理系统设计与实现

随着信号处理技术与电子技术的发展，雷达信号处理算法越来越复杂，雷达信号处理机的采样率越来越高，对雷达信号处理平台处理性能和数据传输速率的要求也越来越苛刻。雷达信号处理系统的硬件实现，为了满足性能需求，从一开始的单处理器多板卡系统发展为后来的多处理器并行系统，而近年来多核处理器因为其在功耗和体积方面的优势，越来越多的开始被应用到实际工程中。

本文对多核DSP TMS320C6678在雷达信号处理中的应用进行了深入研究，完成了以下内容：


设计了雷达信号处理平台硬件方案，提出了基于FPGA+DSP架构的双运算节点拓扑，FPGA与DSP分别选用TMS320C6678与XC6VSX315T，DSP部分定点浮点运算性能分别可达640GMACs与320GFLOPs；以运算节点为核心，研究并设计了配套的电源方案，时钟方案，存储模块方案以及高速互联拓扑结构，绘制了电路原理图；研究了高速电路设计原理，以信号完整性理论为基础，完成了雷达信号处理平台的PCB布局，层叠结构，布线设计。

克服高速高密度电路板显著提高的测试难度，完成了硬件电路的调试。各部分电源输出与时钟输出的测试结果保证了系统的正常运转；给出了DDR3读写速率、PCIe互联与Hyperlink互联速率的测试结果，实现了最高1.75GBps的芯片间数据传输速率，验证了平台的高速数据吞吐性能。

研究了多核程序设计的理论与Keystone架构的核间通信，完成了库利-图基算法大数FFT在TMS320C6678上的多核任务映射与实现；给出了不同点数与不同核数的FFT耗时测试结果，验证了多核信号处理平台的的巨大性能优势，也为实验室后续算法开发提供了基础与积累。