● 摘要
扩频通信技术与常规的通信技术相比，具有低截获率、强抗噪声、抗干扰性、信息隐蔽和多址通信等特点，目前已从军事领域向民用领域迅速发展，成为进入信息时代的高技术通信传输方式之一。扩频通信技术中，最常见的是直接序列扩频通信(DS-SS)系统，本论文所研究的扩频接收机就是这一类系统。在扩频接收机的设计中，基带处理部分是整个扩频接收机的关键，其重点是信号的同步解扩，主要包括捕获和跟踪。论文着重从理论分析和电路设计两方面讨论了伪码的捕获和跟踪。在理论方面，论文对扩频通信的背景、原理、基本结构以及伪码的相关性进行了讨论；通过对现有方法的分析和比较，提出了适合本接收机的方案，其中扩频信号的捕获采用部分匹配滤波（Partial Matched Filtering，PMF）和快速傅立叶变换（Fast Fourier Transformation，FFT）相结合的方法，载波跟踪和伪码跟踪分别采用科斯塔斯环（Costas）和全时间超前－滞后非相干跟踪环的方法；最后，通过Matlab和SystemView分别对实现方案进行了仿真分析。在电路设计方面，FPGA采用Altera公司StratixII系列的芯片EP2S90F1020C5，实现了硬件平台的设计，并在Quartus II环境下，结合VerilogHDL语言完成了基带部分的数字化设计。