当前位置:问答库>考研试题

2017年郑州大学软件技术学院408计算机学科专业基础综合之计算机组成原理考研仿真模拟题

  摘要

一、名词解释

1. AMP

【答案】同构多核处理机可以构成非对称也可以采用异构多核和共享存储器构成。

2. 紧耦合系统

【答案】紧耦合系统又称直接耦合系统,指处理机之间物理连接的频带较高,一般是通过总线或高速开关实现互连, 可以共享主存。由于信息传输率较高,因而可以快速并行处理作业或任务。

多核结构。若处理机芯片内部是同构多核,但

多核系统

每个核运行一个独立的操作系统或同一操作系统的独立实例,那就变成非对称多核。

二、简答题

3. 什么是存储容量? 什么是单元地址? 什么是数据字? 什么是指令字?

【答案】(1)存储器所有存储单元的总数称为存储器的存储容量。 (2)每个存储单元的编号,称为单元地址。 (3)如果某字代表要处理的数据,称为数据字。 (4)如果某字代表一条指令,称为指令字。

4. 比较

总线和

标准的性能特点。

总线是当前使用的总线,是一个高带宽且与处理器无关的标准总线,又是

【答案】(1

重要的层次总线。它采用同步定时协议和集中式仲裁策略,并具有自动配置能力,适合于低成本的小系统,因此在微型机系统中得到 了广泛的应用。

(2)正在发展的

标准,追求高端服务器市场的最新

规范,是一种基于开关的体

总线,数

系结构,可连接多达64000个服务器、存储系统、网络设备,能替代当前服务器中的据传输率达30GB/S,因此适合于高成本的较大规模计算机系统。

5. 说明存储器总线周期与总线周期的异同点。

【答案】存储总线周期用于对内存读写,

总线周期用于对接口中的端口进行读写。

6. 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。

【答案】(1)内存是指计算机内部的半导体存储器;半导体存储器的存储容量有限,因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器,称为外存储器,简称外存。内存和外

存共同用来保存二进制数据。

(2)把运算器和控制器合在一起称为中央处理器,简称CPU 。它用来控制计算机及进行算术逻辑运算。

(3)适配器是指连接主机与外设的一个中间电路,也称作接口,其作用相当于一个转换器,它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。

7. 比较单总线、多总线结构的性能特点。

【答案】(1)单总线结构是通过一组总线连接整个计算机系统的各大功能部件,即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息,只需

分配总线使用权,不需要

设备之间或

设备

干预信息的交换,即总线资源

是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上,总线的负载很重,可能使其吞量达到饱和甚至不能胜任的程度,故多为小型机 和微型机采用。

图1 单总线结构

(2)双总线结构有两条总线,一条是内存总线,用于另一条是

构中,通道是计算机系统 中的一个独立部件,使理器,故双总线通常在大、中型计算机中采用。

内存和通道之间进行数据传送;

总线,用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结

的效率大为提高,并可以实现形式多样且更

为复杂的数据传送。优点是以增加通道这一设备为代价的,通道实际上是一台具有特殊功能的处

图2 双总线结构

(3)三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是:内存总线,

输入瑜出

总线和直接存储器访问

总线供

总线,如图所示。内存总线用

和各类外设之间通讯用;

和内存之间传送地址、数据的控制信息

线使内存和高速外设之间直接传送数据。通常在三总线系统中,任一时刻只使用一种总线,但若使用多入口存储器,内存总线可与系统总线的工作效率较低。

总线同时工作,此时三总线系统比单总线系统运行得更快。

或内存间接传送,所以三总线

但是三总线系统中,设备不能直接进行信息传送,而必须经过

图3 三总线结构

三、综合应用题

8. 某机器中,已知配有一个地址空问为

形成

的地址总线为

(2)将

与位的

区域,起始地为

控制信号为

数据总线为同

连接。

位的空间,之后的

的空间空闲,

最后是

的假设

区域。现在再用一个

芯片有(读/写),

芯片

信号控制端。 (访存),要求:

(1)画出地址译码方案。

【答案】(1) ROM 区域占据了起始的

区域,地址方案如下所示。

地址线为16根,芯片的地址线为13根,因此芯片采用的片内地址为低

芯片

各用两片

个数为

芯片先经过字长扩展成字长为16位的芯片,之后再经过

13位,即A12~Aa高三位地址线用作片选信号的输入用于选片。需要的

此时2个

字扩展为

位的

芯片位并联连接。

区域。小组译码器使用3: 8译码器,其中