题目：基于FPGA的故障注入器设计与实现

为了客观评价数字电路测试系统的测试性能，需要对测试系统的测试性指标进行验证。本文设计实现了一种基于FPGA的故障注入器，该故障注入器嵌入到目标系统RICS_CPU中，通过改变RICS_CPU总线上的数据进行故障注入。同时，运行测试系统对注入的故障进行诊断。本论文在以下几方面进行了详细的研究：1、在对数字电路故障全面分析和研究的基础上，从不同抽象级别上进行数字电路故障建模。建立了逻辑级故障模型、信息级故障模型和功能模块级故障建模，并针对目标系统32位RICS_CPU进行了具体分析研究，建立其功能模块级故障模型，并进行了总线故障等效，为故障注入器的设计提供理论依据。2、通过对故障注入技术的原理和方法进行研究和总结，并对不同故障注入方法的优缺点进行比较，提出了在本文测试性验证中的故障注入方法——嵌入式硬件注入方法，它是一种管脚级物理故障注入办法。3、进行故障注入器的功能需求分析，完成基于FPGA故障注入器的总体设计，详细阐述了故障注入器的内部硬件逻辑设计、故障注入器与主控计算机的通讯接口硬件电路设计以及故障注入器主控软件。4、在一片Altera的FPGA上实现了故障注入器的各功能模块，利用PCI9052接口芯片完成了故障注入器与主控计算机的通讯；利用WINDIRVER工具完成PCI9052的驱动开发，利用VC++6.0实现故障注入控制软件。5、构建故障注入试验系统，制定故障注入试验的步骤和流程，选取六组共210个故障作为试验样本进行故障注入试验并分析试验结果。