2017年上海交通大学电子信息与电气工程学院408计算机学科专业基础综合之计算机组成原理考研强化模拟题
● 摘要
一、简答题
1． 在一个进程的执行过程中，是否其所有页面都必须处在主存中？
【答案】在有虚拟存储管理系统中，程序不是一次整体装入内存才运行，所以不是所有页面都必须处在主存中， 而是根据程序的局部性，有的页面在主存，有的页面在辅存。
2． 段式虚拟存储器对程序员是否透明？请说明原因。
【答案】虚拟管理是由软件（操作系统）和硬件共同完成，由于软件的介入，虚存对实现存储管理系统程序不透 明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同 类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。由于分段是由程序员完成的，所以段式 虚拟存储器对程序员而言不是透明的，但虚存到实存的地址映射是由系统软件辅助完成的，故对应用程序而言， 段是虚拟存储器是“半透明”的。
3． 比较通道、中断三种基本方式的异同点。
的工作效率； 【答案】（1）通道方式是通过执行通道指令来实现输入/输出的，可以实现对外设的统一管理和外设与内存的数 据传送，大大提高了
（2）的，数据传送
速度很快，且传送速率仅受内存访问时间的限制，但它需要更多的硬件，适用于内存和高速外设之间大批数据交 换的场合； 中断方式是通过在响应中断时，转入中断服务程序，执行输入/输出指令来完成输入/输出
的时间开销，但是硬的，一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了方式是由控制器在获得总线控制权后，直接在内存与外设之间实现数据传送
件结构稍微复杂。
4． 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？
【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。
5． 什么是指令? 什么是程序？
【答案】（1）每一个基本操作称为一条指令。
（1）解决某一问题的一串指令序列，称为程序。
二、分析题
6． 全加器可由异或门及进位逻辑电路组成，根据
这种说法对不对? 为什么？
表 全加器真值表
可以设计利用原变量或反变量进行运算的加法器。进而可以推测，对已设计好的加法器，用原变量运算和反变量运算都是一样的。
【答案】对已设计好的加法器，用原变量运算和反变量运算都能得到正确的结果。换句话说，用原变量设计好的加法器，如果将所有的输入变量和输出变量均变反，那么该加法器就能适用于反变量的运算。因为该加法器把逻辑输入信号都反相所产生的功能仍然在这个集合之中，这可以用真值表来说明：
7． 某CRT 显示器可显示128种ASCII 字符，每帧可显示80字×25排；每个字符字形采用7×8点阵，即横 向7点，字间间隔1点，纵向8点，排间间隔6点；帧频50Hz ，采取逐行扫描方式。问：
（1）缓存容量有多大？
（2）字符发生器（ROM ）容量有多大？
（3）缓存中存放的是字符ASCII 代码还是点阵信息？
（4）缓存地址与屏幕显示位置如何对应？
（5）设置哪些计数器以控制缓存访问与屏幂扫描之间的同步? 它们的分频关系如何？
【答案】CRT 显示器缓存与屏幕显示间的对应关系：
（1）缓存容量
（2）ROM 容量
（3）缓存中存放的是待显示字符的ASCII 代码。
（4）显示位置自左至右，从上到下，相应地缓存地址由低到高，每个地址码对应一个字符显示位置。
（5）①点计数器（7+1）: 1分频（每个字符点阵横向7个点，间隔1个点）。
②字符计数器（80+12）: 1分频（每一水平扫描线含80个字符，回归和边缘部分等消隐段折合成12个字符 位置）。
③行计数器（8+6）: 1分频（每行字符占8点，行间隔6点）。
④排计数器（25+10）: 1分频（每帧25行，消隐段折合为10行）。
8． 某光栅扫描显示器的分辨率为，颜色为真彩色，帧频为75Hz （逐行扫描）（24位）显示存储器为双端口存储器。回归和消隐时间忽略不计。
（1）每一像素允许的读出时间是多少？
（2）刷新带宽是多少？
（3）显示总带宽是多少？
【答案】（1）每一像素允许的读出时间为
（2）刷新带宽一分辨率×颜色深度×帧频
（3）显示总带宽=
刷新带宽
9． 某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。
（1）写出第5位的进位信号（：6的逻辑表达式；
（2）估算产生所需的最长时间；
（3）估算最长求和时间。
【答案】（1）组成最低四位的74181进位输出为
为向第0位进位
其中
.
所以
（2）设标准门延迟时间为T , “与或非”门延迟时间为1.5T ，产生
面输入端
制参数 的路径应当从74181最下 算起，经过1个反相器和4级“与或非”门，故最长延迟时间为（3）最长求和时间应从施加操作数到ALU 算起：第一片74181有3级“与或非”门（产生控
，第二、三片74181共2级反相器和2级“与或非”门（进位链）第四片74181
10．单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。
【答案】根据连接方式的不同，单机系统中采用的总线结构有以下三种基本类型：
，故总的加法时间
为求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T ）
相关内容
相关标签